



UNIVERSIDADE FEDERAL DE OURO PRETO
DEPARTAMENTO DE COMPUTAÇÃO



PLANO DE ENSINO

Nome do Componente Curricular em português: Arquitetura de Computadores		Código: BCC263
Nome do Componente Curricular em inglês: Computer Architecture		
Nome e sigla do departamento: Departamento de Computação (DECOM)		Unidade acadêmica: ICEB
Nome do docente: Ricardo Augusto Rabelo Oliveira		
Carga horária semestral: 60 horas	Carga horária semanal teórica: 4 horas/aula	Carga horária semanal prática: 0 horas/aula
Data de aprovação na assembleia departamental: 20/08/2021		
Ementa: Visão geral da arquitetura do computador; análise quantitativa de projetos de pipeline; projeto de processadores usando HDL; otimização do bloco de dados e de controle: simulação e síntese; processo de projeto de sistemas digitais.		
Conteúdo Programático: <ul style="list-style-type: none">• Visão geral da arquitetura do computador• Abstrações de Máquina• Linguagem Assembler• Programação MIPS: Operações aritméticas• Programação MIPS: Operações de desvio• Programação MIPS: Funções e Funções recursivas• Projeto de processadores• Pipeline• Pipeline Superescalar• Multiprocessadores• Arquitetura Intel• Arquitetura AMD• Memórias• Entrada e Saída• Projeto de Processadores usando HDL• Otimização do bloco de dados e de controle: simulação e síntese• Processadores ASIC: o processo de projeto de sistemas digitais		

Objetivos:

Ao final do curso é esperado que o aluno:
Tenha a visão geral das várias arquiteturas de computadores existentes;
Tenha uma visão crítica dos pontos fracos e fortes das arquiteturas de computadores existentes atualmente;
Compreenda o processo de projeto e implementação de processadores.

Metodologia:

Aulas expositivas sobre o conteúdo programático, síncronas (webconferências usando Google Meet) e assíncronas (gravação das aulas síncronas). Atividades em forma de trabalho e estudos dirigidos assíncronos relacionados aos tópicos estudados postados no Moodle. A frequência será computada mediante a entrega das atividades e acesso ao material das aulas. Provas online síncronas no horário regular da disciplina. Os alunos receberão uma prova com questões referentes aos conteúdos estudados e deverão enviar a folha de respostas dentro do horário regular da disciplina.

Atividades avaliativas:

Atividades avaliativas: 3 (duas) provas teóricas síncronas de 10 (dez) pontos, com peso de 33% dos 10,0 pontos distribuídos na disciplina e 10 (dez) atividades (TPs) de 10 pontos cada uma com peso de 66% de trabalhos dos 10,0 pontos distribuídos no semestre. Exame Especial: os alunos que tiverem pelo menos 75% de frequência (mínimo para aprovação) e média inferior a seis poderão fazer o Exame Especial. O Exame Especial será uma prova única, síncrona, oral e individual, contendo toda a matéria do conteúdo programático. Será agendado um horário para cada aluno

Cronograma:

Data	Arquitetura de Computadores	— Trabalho (TP) — Prova (P)
21/09/2021	Introdução	S
23/09/2021	Introdução	A
28/09/2021	Visão geral da arquitetura do computador	S TP1
30/09/2021	Abstrações de Máquina	A
05/10/2021	Linguagem Assembler	S TP2
07/10/2021	Programação MIPS: Operações aritméticas	A
12/10/2021	Programação MIPS: Operações aritméticas	S TP3
14/10/2021	Programação MIPS: Funções e Funções	A
19/10/2021	Prova 1	S P1
21/10/2021	Projeto de processadores	A
26/10/2021	Projeto de processadores	S TP4
28/10/2021	Pipeline	A
02/11/2021	Pipeline Superescalar	S TP5
04/11/2021	Multiprocessadores	A
09/11/2021	Pipeline	S TP6
11/11/2021	Pipeline Superescalar	A
16/11/2021	Arquitetura Intel	S TP7
18/11/2021	Arquitetura AMD	A
23/11/2021	Prova 2	S P2
25/11/2021	Memórias	A

30/11/2021	Entrada e Saída	S TP8
02/12/2021	Projeto de Processadores usando HDL	A
07/12/2021	Otimização do bloco de dados e de controle: simulação e síntese	S TP9
09/12/2021	Processadores ASIC: o processo de projeto de sistemas digitais	A
14/12/2021	Prova 3	S P3
04/01/2022	Processadores ASIC: o processo de projeto de sistemas digitais	A
06/01/2022	Processadores ASIC: o processo de projeto de sistemas digitais	S TP10
11/01/2022	Processadores ASIC: o processo de projeto de sistemas digitais	A
13/01/2022	(sem atividade)	
17/01/2022	EXAME ESPECIAL	S ESPECIAL
06/09/2021	Ultimo dia lançamento nota	
A=aula	S=aula Sincrona	
	Assincrona	

Bibliografia Básica:

- PATTERSON, D. A.; HENNESSY, J.L.. Computer Architecture: A quantitative approach.4. ed. Elsevier, 2009. ISBN: 978-0-12-370490-0.
- PATTERSON, D.A.; HENNESSY, J. L. Arquitetura de Computadores: Uma Abordagem Quantitativa. 3. ed. Editora Campus, 2003. ISBN: 8535211101.
- PATTERSON, D.A.; HENNESSY, J. L. Computer Organization and Design: The Hardware/Software Interface. 3. ed. Morgan Kaufmann, 2007.

Bibliografia Complementar:

- TANENBAUM. Andrew S. Organização Estruturada de Computadores. 5. ed. Prentice Hall, 2007. ISBN 85-7605-067-6
- STALLINGS, William. Arquitetura e Organização de Computadores. 5. ed. Prentice Hall, 2002. ISBN 85-879-1853-2
- MITRA, Sanjit K. Digital signal processing: a computer-based approach. 4. ed. New York: McGraw-Hill, 2011. xx, 940 p. ISBN 9780073380490 (enc.).
- BREY, Barry B. The Intel microprocessors: 8086/8088, 80186/80188, 80286, 80386, 80486, Pentium, Pentium Pro Processor, Pentium II, Pentium III, Pentium 4, and Core2 with 64-bit extensions: architecture, programming, and interfacing. 8. ed. Upper Saddle River, NJ: Prentice Hall, 2009. xviii, 925 p. ISBN 0135026458 (enc.).
- BRITTON, Robert. MIPS assembly language programming. Upper Saddle River, NJ: Pearson/Prentice Hall, 2004. xiv, 143 p. ISBN 0131420445.